AMD 发布基于 Zen 6 架构的 256 核 Epyc Venice 服务器 CPU

AMD刚刚发布了他们的256核Venice CPU，对架构做了一些微妙以及不那么微妙的变化。SemiAccurate将带你从概览到细节，全面了解这个新的巨兽。

如果你正在读这篇文章，你大概对AMD的服务器架构并不陌生，自2018年Rome以来基本概念一直没变。取一个叫做I/O Die（IOD）的中心枢纽，在上面挂一堆Core Complex Die（CCD）。想象一下轮毂和辐条的结构。这些年来，这些CCD从8核发展到了今天32核的巨兽，而IOD上挂载的CCD数量也各不相同。这些IOD的能力也在不断提升，而最大的变化是，这次每个socket上有两个IOD，如果算上所有新变体的话则是六个。了解了这一点，从宏观概览来看，事情似乎并没有太大不同。

让我们先从一些命名说起，以便于理解文章后面的内容。Venice有三个，或者说差不多四个版本。首先是大的SP7版本，一个双socket巨兽，拥有16个DDR5-8000或12.8GT/s的MRDIMM通道，封装尺寸76x80mm，支持2S系统。其下是SP8平台，封装尺寸62.5x80mm，但内存通道只有一半。然后是Verano，它是Venice的CCD搭配支持SOCAMM模块上LPDDR5x-8533的IOD。最后是SP7上的Venice-X，它是标准Venice在每个CCD上堆叠了缓存。从高层来看，它们与可追溯到Rome时代的前辈们非常相似，但这一次是自Naples以来该平台最大的架构变化。让我们逐一详细了解。

标准的Zen 6产品是SP7上的Venice，一个双socket系统，每个socket最高256核512线程。每个socket支持16个DDR5-8000 DIMM，但每通道仅支持1个DIMM。如果你见过SP7系统上并排的socket和完整的32个DIMM，你就明白要在标准机架中容纳这些需要多么紧凑的封装。这也清楚地说明了为什么AMD在SP7上不正式支持2DPC。这种近乎荒谬的通道数量加上CCD链路，解释了为什么IOD被拆分为两个。

上图是256核的SP7 Venice。你可以清楚地看到两个中央IOD以及下方八个32核CCD。顶部四个小块是供电电路，如果你对此感兴趣的话，它们是IPD。如果你往下看，可以看到SP7上的96核Venice-F，它看起来非常不同。你可能注意到布局的不对称性，它使用了八个12核CCD，比32核版本小得多。两者之间的核心并不相同，12核CCD用于高速-F变体，这些变体改变的不只是频率和核心数。最后你会看到CCD之间有机械支撑结构，以弥补较小的尺寸。我们将在本文后面讨论核心部分，不用担心。

如上图所示，SP8与SP7类似，但使用更小的封装，且仅支持八个DDR5通道。为了弥补带宽的不足，它允许每通道两个DIMM。AMD没有说明增加第二个DIMM会损失多少速度，但过去的情况，只能说这是一种次优的延迟配置。不过话说回来，既然最大的SP8 CPU也只有128核，所以损失并不大。即使是96核的“大”核变体在这种配置下也应该表现不错。对于那些没有心算的人，SP8的IOD可以像SP7一样支持8个12核-F CCD，但只支持4个32核“小核”CCD。

最后我们来到Verano，Venice的LPDDR5x变体，它有一个独特的IOD，不仅因为它有完全不同的内存控制器。LPDDR5x的布线意味着AMD需要在IOD两侧各放置两个称为MCD的内存“翼”，可以把它们想象成非常昂贵的 breakout box。由于Verano在Venice发布会上只是半发布，他们没有展示芯片、系统，甚至没有具体说明内存，只是说它有24个通道，速率8533MT/s。Verano系统不使用DIMM，而是使用SOCAMM模块，系统最多只能搭载六个已安装的CCD（两种尺寸均可），外加两个机械占位件。

这就是概览，现在让我们更深入地了解IOD和CCD，我们将基本跳过Verano，因为AMD尚未透露其细节。还记得我们说过IOD被拆分为两个吗？你可以在上图中看到，它们彼此旋转了180度，这样DDR5端口可以朝外，而D2D接口则彼此相对。这是显而易见的做法，也解释了为什么96核-F部件的布局不对称。

还要注意，每个32核CCD有4个D2D连接到IOD，而12核CCD只有3个。这不是什么阴谋，12核CCD的计算吞吐量远低得多，12×5.3GHz比32×4.1GHz略少。这个差距大约是可用带宽的一半或远低于75%，所以较小的CCD每核带宽要高得多。去掉那条链路节省了芯片面积和功耗，而不会损失任何性能，所以是双赢。

如果你看看过去四代Epyc SoC的布局，你可能会注意到CCD离IOD相当远，主要是出于散热原因。这意味着需要使用SERDES在有机封装上长距离穿梭数据。它工作得很好，但消耗了相当多的功耗，尤其是在早期几代。Venice将CCD紧贴IOD放置，尽管封装上有充足的空间可以分散布局。为什么？功耗和芯片面积。

（原文较长，此处译出前 6000 字，完整内容请点「打开原文」。）